數(shù)字IC設計工程師要具備哪些技能

學習“數(shù)字集成電路基礎”是一切的開始，可以說是進入數(shù)字集成電路門檻的步。CMOS制造工藝是我們了解芯片的節(jié)課，從生產過程（宏觀）學習芯片是怎么來的，這一步，可以激發(fā)學習的興趣，產生學習的動力。

接下來，從微觀角度來學習半導體器件物理，了解二極管的工作原理。進而學習場效應管的工作原理，這將是我們搭電路的積木。

導線是什么？這是一個有趣的話題，電阻、電容、電感的相互作用，產生和干擾，也是數(shù)字電路要解決的重要問題。

門電路是半定制數(shù)字集成電路的積木（Stardard Cell），所有的邏輯都將通過它們的實現(xiàn)。

存儲器及其控制器，本質上屬于數(shù)?；旌想娐?。但由于計算機等復雜系統(tǒng)中存儲器的日新月異，存儲器的控制器由邏輯層（數(shù)字）和物理層（模擬）一起實現(xiàn)。

FPGA是可編程門陣列，就是提前生產好的ASIC芯片，可以改配置文件，來實現(xiàn)不同的功能。常常用于芯片Tapeout前的功能驗證，或者用于基于FPGA的系統(tǒng)產品（非ASIC實現(xiàn)方案，快速推向市場）。

可測試性設計（即Design For Test），通常用來檢測和調試生產過程中的良率問題。封裝和測試是芯片交給客戶的后一步。似乎這些與狹義的數(shù)字電路設計不相關，但這恰恰公司降低成本的秘訣。

后，還需要了解數(shù)字電路與模擬電路的本質區(qū)別，這將會幫助我們融匯貫通所學的知識。

IC半導體的基礎知識(二)

本征半導體    完全純凈的、具有完整晶體結構的半導體，稱為本征半導體。

硅或鍺是四價元素，其外層電子軌道上有四個價電子。在本征半導體的晶體結構中，相鄰兩個原子的價電子相互共有，即每個原子的四個價電子既受自身原子核的束縛，又為相鄰的四個原子所共有；每兩個相鄰原子之間都共有一對價電子。這種組合方式稱為共價鍵結構，圖5-1為單晶硅共價鍵結構的平面示意圖。通過HierarchicalArrayReduction(HAR)技術，NanoSim幾乎可以無限大的存儲器陣列。

在共價鍵結構中，每個原子的外層雖然具有八個電子而處于較為穩(wěn)定的狀態(tài)，但是共價鍵中的價電子并不像絕緣體中的電子被束縛得那樣緊，在室溫下，有數(shù)價電子由于熱運動能獲得足夠的能量而脫離共價鍵束縛成為自由電子。

當一部分價電子掙脫共價鍵的束縛而成為自由電子后，共價鍵中就留下相應的空位，這個空位被稱為空穴。原子因失去一個價電子而帶正電，也可以說空穴帶正電。在本征半導體中，電子與空穴總是成對出現(xiàn)的，它們被稱為電子空穴對。

 如果在本征半導體兩端加上外電場，半導體中將出現(xiàn)兩部分電流：一是自由電子將產生定向移動，形成電子電流；一是由于空穴的存在，價電子將按一定的方向依次填補空穴，亦即空穴也會產生定向移動，形成空穴電流。所以說，半導體中同時存在著兩種載流子(運載電荷的粒子為載流子)——電子和空穴，這是半導體導電的特殊性質，也是半導體與金屬在導電機理上的本質區(qū)別。02工藝特殊少用CMOS工藝數(shù)字IC多采用CMOS工藝，而模擬IC很少采用CMOS工藝。

IC設計方案行業(yè)的盆友都了解，數(shù)字集成電路所追求的并并不是加工工藝連接點。只是加工工藝，設計方案，板圖，實體模型，封裝這些全部全產業(yè)鏈上邊每個一部分的融合。而模擬電路IC是處理和提供模擬信號的器件，比如運算放大器、線性穩(wěn)壓器、基準電壓源等，它們都屬于模擬IC。而數(shù)字電路設計所追求的大量的則是系統(tǒng)架構圖，優(yōu)化算法的提升，針對加工工藝則是無止盡的追求圖形界限少，功能損耗少，傳送延遲時間少。

瑞泰威驅動IC廠家，是國內IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅動IC、存儲IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個型號。