原理圖 網(wǎng)表生成原理圖庫建立。要將一個新元件擺放在原理圖上，我們必須得建立改元件的庫。庫中主要定義了該新元件的管腳定義及其屬性，并且以具體的圖形形式來代表。我們常?？吹降氖且粋€矩形（代表其IC BODY），周圍許多短線（代表IC管腳）。

protel創(chuàng)建庫及其簡單，而且因為用的人多，許多元件都能找到現(xiàn)成的庫，這一點對使用者極為方便。應(yīng)搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等區(qū)別。有了充足的庫之后，就可以在原理圖上畫圖了，按照datasheet和系統(tǒng)設(shè)計的要求，通過wire把相關(guān)元件連接起來。在相關(guān)的地方添加line和text注釋。

wire和line的區(qū)別在于，前者有電氣屬性，后者沒有。wire適用于連接相同網(wǎng)絡(luò)，line適用于注釋圖形。這個時候，應(yīng)搞清一些基本概念，如：wire，line，bus，part，footprint，等等。

高速PCB一直是PCB行業(yè)寵兒，是電子電路設(shè)計和制造研究的熱點，高速PCB在5G時代將會得到更多的發(fā)展機遇，密度更高、運行速度更快、信號完整性直接決定高速PCB電氣性能、可靠性及其穩(wěn)定性?；谛盘柾暾苑治龈咚貾CB設(shè)計中遇到的信號失真問題，利用相關(guān)理論找到傳輸線阻抗設(shè)計和制造的解決方案。對地層銅橋、外層阻抗線和導(dǎo)通孔阻抗進行優(yōu)化設(shè)計，將設(shè)計與制造聯(lián)系在一起可以讓設(shè)計者和廠家更好地運用信號完整性分析解決高速PCB的實際問題。

高速PCB的阻抗控制

高速電路采用的元器件集成度高，速度快，引出端子多，密度高，層數(shù)16層，能控制傳輸線的特性阻抗。特性阻抗就是傳輸線和介質(zhì)共同作用結(jié)果下的阻止電磁場變化傳播的固有特性，因而和傳輸線的寬度、厚度、離參考層間距及介電參數(shù)等有關(guān)。傳輸線的特性阻抗是影響信號品質(zhì)的重要因素，如果信號傳播過程中阻抗始終保持一致，那么信號可以很平穩(wěn)地向前傳播。當(dāng)阻抗發(fā)生了改變時，信號能量中的一- 部分反射回來，信號傳輸?shù)倪B續(xù)性就被破壞，將導(dǎo)致信號失真。