設(shè)計PCB電路板的10個簡單步驟

步驟5：定義設(shè)計規(guī)則和DFM要求

PCB設(shè)計規(guī)則類別的種類很多，您可能不需要為每個設(shè)計使用所有這些可用規(guī)則。 您可以通過在下面的PCB規(guī)則和約束編輯器中的列表中右鍵單擊有問題的規(guī)則來選擇/取消選擇單個規(guī)則。

您確實使用的規(guī)則，尤其是用于制造的規(guī)則，應(yīng)符合PCB制造商設(shè)備的規(guī)格和公差。 諸如阻抗控制設(shè)計和許多高速/高頻設(shè)計之類的高1級設(shè)計可能需要遵循非常具體的設(shè)計規(guī)則，以確保您的產(chǎn)品正常工作。 始終檢查您的組件數(shù)據(jù)表以了解這些設(shè)計規(guī)則。

高速電路設(shè)計面臨的問題

信號完整性

信號完整性（Signal Integrity，SI）是指信號在信號線上的質(zhì)量，即信號在電路中以正確的時序和電壓作出響應(yīng)的能力。如果電路中信號能夠以要求的時序、持續(xù)時間和電壓幅度到達(dá)接1收器，則可確定該電路具有較好的信號完整性。反之，當(dāng)信號不能正常響應(yīng)時，就出現(xiàn)了信號完整性問題。

高速PCB的信號完整性問題主要包括信號反射、串?dāng)_、信號延遲和時序錯誤。

● 反射：信號在傳輸線上傳輸時，當(dāng)高速PCB上傳輸線的特征阻抗與信號的源端阻抗或負(fù)載阻抗不匹配時，信號會發(fā)生反射，使信號波形出現(xiàn)過沖、下沖和由此導(dǎo)致的振鈴現(xiàn)象。過沖（Overshoot）是指信號跳變的初個峰值（或谷值），它是在電源電平之上或參考地電平之下的額外電壓效應(yīng)；下沖（Undershoot）是指信號跳變的下一個谷值（或峰值）。過大的過沖電壓經(jīng)常長期性地沖擊會造成器件的損壞，下沖會降低噪聲容限，振鈴增加了信號穩(wěn)定所需要的時間，從而影響到系統(tǒng)時序。

● 串?dāng)_：在PCB中，串?dāng)_是指當(dāng)信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合對相鄰的傳輸線產(chǎn)生的不期望的噪聲干擾，它是由不同結(jié)構(gòu)引起的電磁場在同一區(qū)域里的相互作用而產(chǎn)生的?；ト菀l(fā)耦合電流，稱為容性串?dāng)_；而互感引發(fā)耦合電壓，稱為感性串?dāng)_。在PCB上，串?dāng)_與走線長度、信號線間距，以及參考地平面的狀況等有關(guān)。

● 信號延遲和時序錯誤：信號在PCB的導(dǎo)線上以有限的速度傳輸，信號從驅(qū)動端發(fā)出到達(dá)接收端，其間存在一個傳輸延遲。過多的信號延遲或者信號延遲不匹配可能導(dǎo)致時序錯誤和邏輯器件功能混亂。

產(chǎn)品升級，新產(chǎn)品的開發(fā)都需要做電路板設(shè)計。在找電路板設(shè)計開發(fā)的過程中會遇到些坑呢？

一、 大家關(guān)注的應(yīng)該功能，我的這家公司能不能設(shè)計出我想要電路板。

二、是價格，一個是電路板設(shè)計的價格和單個的電路板價格。

先來說Di一個問題，其實Di一個問題有些復(fù)雜。

功能要求來說，一個產(chǎn)品的完1美，是需要不斷的改善的過程。還有一個考慮工程師能力的時候。因為不是專業(yè)很難看出工程師的功力如何。