CIS封裝測(cè)試行業(yè)驅(qū)動(dòng)因素：這里主要指的是CSP封裝形式的CIS封裝，行業(yè)增長(zhǎng)因素主要來(lái)自于800萬(wàn)像素以下低像素?cái)z像頭顆數(shù)的增長(zhǎng)。2019年的年中，隨著各大品牌廠商主攝像頭都使用4800萬(wàn)像素產(chǎn)品，為了降低成本和品牌宣傳，大量的疊加了2顆200萬(wàn)像素的產(chǎn)品，這使得低像素產(chǎn)品的市場(chǎng)自2015年減弱以來(lái)的一次迎來(lái)爆發(fā)式的增長(zhǎng)。這些熱機(jī)械力，振動(dòng)、機(jī)械沖擊等，會(huì)對(duì)焊點(diǎn)造成應(yīng)變，并可能導(dǎo)致焊點(diǎn)和互連表面的裂紋。

晶圓級(jí)封裝的設(shè)計(jì)意圖

晶圓級(jí)封裝的設(shè)計(jì)意圖是通過(guò)降低芯片制造成本，用來(lái)實(shí)現(xiàn)引腳數(shù)量少且性能出色的芯片。晶圓級(jí)封裝方案都是直接將裸片直接焊接在主板上。徠森較為關(guān)心的是這種新封裝技術(shù)的特異性，以及常見(jiàn)的熱機(jī)械失效等相關(guān)問(wèn)題，并提出相應(yīng)的控制方案和改進(jìn)方法。晶圓級(jí)封裝技術(shù)雖然有優(yōu)勢(shì)，但是存在特殊的熱機(jī)械失效問(wèn)題。SIL(SingleIn-line)：?jiǎn)瘟兄辈迨椒庋b，引腳從封裝一個(gè)側(cè)面引出，排列成一條直線。

封裝過(guò)程中會(huì)遇到的問(wèn)題及解決措施：
為防止在封裝工序和/或可靠性測(cè)試過(guò)程中曼延，必須控制切割工序在裸片邊緣產(chǎn)生的裂縫。此外，這種封裝技術(shù)的聚合物層末端靠近裸片邊緣，因?yàn)闊崤蛎浵禂?shù)（CTE）失匹，這個(gè)區(qū)域會(huì)出現(xiàn)附加的殘余應(yīng)力。3D晶圓封裝測(cè)試徠森正在加速相關(guān)技術(shù)的部署，期望能在明年開(kāi)始在芯片封裝領(lǐng)域展開(kāi)競(jìng)爭(zhēng)。為預(yù)防這些問(wèn)題發(fā)生，新技術(shù)提出有側(cè)壁的扇入型封裝解決方案。具體做法是，采用與扇出型封裝相同的制程，給裸片加一保護(hù)層(幾十微米厚)，將其完全封閉起來(lái)，封裝大小不變，只是增加了一個(gè)機(jī)械保護(hù)罩。

半導(dǎo)體封裝測(cè)試

半導(dǎo)體封裝測(cè)試是指將通過(guò)測(cè)試的晶圓按照產(chǎn)品型號(hào)以及功能需求加工得到獨(dú)立芯片的一個(gè)過(guò)程。所涉及的原因很多，例如晶圓切割工序未經(jīng)優(yōu)化，密封環(huán)結(jié)構(gòu)缺陷(密封環(huán)是指裸片四周的金屬花紋，起到機(jī)械和化學(xué)防護(hù)作用)。通常上來(lái)講，來(lái)自晶圓前道工藝的晶圓先在前段工藝（FOL）中被切割為較小的晶片，然后將切割好的晶片用膠水貼裝到相應(yīng)的基板上，再利用超細(xì)的金屬導(dǎo)線或者導(dǎo)電性樹(shù)脂將晶片連接到基板的相應(yīng)引腳，構(gòu)成所要求的電路。