初學(xué)者的十大PCB布線技巧

貼士10 –使用通孔散熱

我們的這個技巧是與通孔有關(guān)，通孔似乎是PCB布局上所有行業(yè)的杰作。 通孔不僅是提供層間電連接的理想選擇，而且還是需要從板的一側(cè)轉(zhuǎn)移熱量時的理想工具。

如果您需要將熱量從一個超級電源組件（例如集成電路（IC））中傳導(dǎo)出去，這將很方便。 通過在IC的管芯下方放置多個通孔，可以降低組件的工作溫度，從長遠(yuǎn)來看，這將使您的設(shè)計更加可靠。

繼續(xù)前進(jìn)！

如果您不花時間去考慮如何計劃所有的走線，那么即使是再好的組件放置也可能變得毫無意義。 您是否還記得給所有集成電路足夠的空間來連接所有的引腳？ 這些安裝孔是否有足夠的空間？ 考慮所有這些問題以及更多其他問題，將有助于您成功完成初次PCB設(shè)計流程。 就像元件放置過程一樣，您可能會發(fā)現(xiàn)PCB布線既具有創(chuàng)意又具有藝術(shù)性，沒有什么比看到具有遍布整個地方的45度走線的華麗PCB布局更好的了。 但是請記住，這種搶手的對稱性會花費您大量的時間，但這是值得的。 因此，請記住避免使用自動布線器而手動布線的麻煩！

設(shè)計PCB線路板的10個簡單步驟

步驟2：創(chuàng)建空白PCB布局

創(chuàng)建原理圖后，需要使用PCB設(shè)計軟件中的原理圖捕獲工具來開始創(chuàng)建PCB布局。 在此之前，您需要創(chuàng)建一個空白的PCB文檔。 創(chuàng)建電路板需要生成一個PcbDoc文件。 可以從設(shè)計軟件的主菜單輕松完成此操作，如下所示。

如果已經(jīng)確定了電路板的PCB形狀，尺寸和層堆疊，則可以立即進(jìn)行設(shè)置。 如果您現(xiàn)在不想執(zhí)行這些任務(wù)，請不要煩惱，您可以在以后更改電路板的形狀，尺寸和疊層（請參見下面的步驟4）。 通過編譯SchDoc，原理圖信息可用于PcbDoc。 編譯過程包括驗證設(shè)計并生成幾個項目文檔，以便您在轉(zhuǎn)移到PcbDoc之前檢查并更正設(shè)計，如下所示。 強(qiáng)烈建議您此時檢查并更新用于創(chuàng)建PcbDoc信息的項目選項。

高速PCB設(shè)計中的阻抗匹配

阻抗匹配阻抗匹配是指在能量傳輸時，要求負(fù)載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產(chǎn)生反射，這表明所有能量都被負(fù)載吸收了。反之則在傳輸中有能量損失。在高速PCB設(shè)計中，阻抗的匹配與否關(guān)系到信號的質(zhì)量優(yōu)劣。

PCB走線什么時候需要做阻抗匹配？

不主要看頻率，而關(guān)鍵是看信號的邊沿陡峭程度，即信號的上升/下降時間，一般認(rèn)為如果信號的上升/下降時間（按10%～90%計）小于6倍導(dǎo)線延1時，就是高速信號，必須注意阻抗匹配的問題。導(dǎo)線延1時一般取值為150ps/inch。

高速PCB設(shè)計常見阻抗匹配的方式

串聯(lián)終端匹配

在信號源端阻抗低于傳輸線特征阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來的信號發(fā)生再次反射。

匹配電阻選擇原則：匹配電阻值與驅(qū)動器的輸出阻抗之和等于傳輸線的特征阻抗。常見的CMOS和TTL驅(qū)動器，其輸出阻抗會隨信號的電平大小變化而變化。因此，對TTL或CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。鏈狀拓?fù)浣Y(jié)構(gòu)的信號網(wǎng)路不適合使用串聯(lián)終端匹配，所有的負(fù)載必須接到傳輸線的末端。

串聯(lián)匹配是常用的終端匹配方法。它的優(yōu)點是功耗小，不會給驅(qū)動器帶來額外的直流負(fù)載，也不會在信號和地之間引入額外的阻抗，而且只需要一個電阻元件。

常見應(yīng)用：一般的CMOS、TTL電路的阻抗匹配。USB信號也采樣這種方法做阻抗匹配。