封裝測試設備的芯片載體封裝

　　80年代出現(xiàn)了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small Outline Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)， 以0.5mm焊區(qū)中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，芯片尺寸10×10mm，則芯片面積/封裝=10×10/28×28=1：7.8，由此可見QFP比DIP的封裝尺寸大大減小。QFP的特點是: 1.適合用SMT表面安裝技術(shù)在PCB上安裝布線; 2.封裝外形尺寸小，寄生參數(shù)減小，適合高頻應用; 3.操作方便; 4.可靠性高。此外，由于焊球非常靠近鈍化層，焊球工序與線路后端?？赡軙嗷ビ绊?。

封裝過程為：來自晶圓前道工藝的晶圓通過劃片工藝后，被切割為小的晶片，然后將切割好的晶片用膠水貼裝到相應的基板（引線框架）架的小島上，再利用超細的金屬（金、錫、銅、鋁）導線或者導電性樹脂將晶片的接合焊盤連接到基板的相應引腳,并構(gòu)成所要求的電路。Single-ended中COF是將芯片直接粘貼在柔性線路板上(現(xiàn)有的用Flip-Chip技術(shù))，再經(jīng)過塑料包封而成，它的特點是輕而且很薄，所以當前被廣泛用在液晶顯示器(LCD)上，以滿足LCD分辨率增加的需要。封裝引腳之間距離很小、管腳很細，一般大規(guī)?；虺笠?guī)模集成電路采用這種封裝形式。然而，如果這些設計沒有使用正確的材料和幾何形狀，微孔可能會經(jīng)歷意想不到的開裂和分層。其引腳數(shù)一般從幾十到幾百，而且其封裝外形尺寸較小、寄生參數(shù)減小、適合高頻應用。該封裝主要適合用SMT表面安裝技術(shù)在PCB上安裝布線。

在TSOP封裝方式中，內(nèi)存顆粒是通過芯片引腳焊在PCB板上的，焊點和PCB板的接觸面積較小，使得芯片向PCB板傳熱相對困難。而且TSOP封裝方式的內(nèi)存在超過150MHz后，會有很大的信號干擾和電磁干擾。人們對芯片級封裝還沒有一個統(tǒng)一的定義，有的公司將封裝本體面積與芯片面積之比小于2的定為CSP，而有的公司將封裝本體面積與芯片面積之比小于1.4或1.2的定為CSP。開發(fā)應用為廣泛的是FBGA和QFN等，主要用于內(nèi)存和邏輯器件。SIL(SingleIn-line)：單列直插式封裝，引腳從封裝一個側(cè)面引出，排列成一條直線。CSP的引腳數(shù)還不可能太多，從幾十到一百多。這種高密度、小巧、扁薄的封裝非常適用于設計小巧的掌上型消費類電子裝置。