封裝測試設(shè)備的芯片載體封裝

　　80年代出現(xiàn)了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small Outline Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)， 以0.5mm焊區(qū)中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，芯片尺寸10×10mm，則芯片面積/封裝=10×10/28×28=1：7.8，由此可見QFP比DIP的封裝尺寸大大減小。半導(dǎo)體封裝測試半導(dǎo)體封裝測試是指將通過測試的晶圓按照產(chǎn)品型號以及功能需求加工得到獨(dú)立芯片的一個(gè)過程。QFP的特點(diǎn)是: 1.適合用SMT表面安裝技術(shù)在PCB上安裝布線; 2.封裝外形尺寸小，寄生參數(shù)減小，適合高頻應(yīng)用; 3.操作方便; 4.可靠性高。

封裝測試的分類方式有多種，如以封裝組合中芯片數(shù)目為依據(jù)可以分為單芯片封裝和多芯片封裝;以材料為依據(jù)可以分為高分子材料類和陶瓷類;以器件和電路板連接方式為依據(jù)可以分為引腳插入型和表面貼裝型;以引腳分別為依據(jù)可以分為單邊引腳、雙邊引腳、四邊引腳、底部引腳等。封裝測試時(shí)在進(jìn)行后段工藝（EOL），對獨(dú)立的晶片用塑料外殼加以封裝保護(hù)、塑封，以及后固化、切筋和成型、電鍍以及打印等工藝。用這種形式封裝的芯片必須采用SMD（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來。封裝完成后進(jìn)行成品測試，后入庫出貨。

人們對芯片級封裝還沒有一個(gè)統(tǒng)一的定義，有的公司將封裝本體面積與芯片面積之比小于2的定為CSP，而有的公司將封裝本體面積與芯片面積之比小于1.4或1.2的定為CSP。WLCSP生產(chǎn)周期和成本大幅下降，芯片所需引腳數(shù)減少，提高了集成度；引腳產(chǎn)生的電磁干擾幾乎被消除，采用此封裝的內(nèi)存可以支持到800MHz的頻率，容量可達(dá)1GB，所以它號稱是未來封裝的主流。它的不足之處是芯片得不到足夠的保護(hù)。CSP(ChipScalePackage)：芯片級封裝，該方式相比BGA同等空間下可以將存儲容量提升三倍，是由日本公司提出來的。半導(dǎo)體器件有許多封裝形式，按封裝的外形、尺寸、結(jié)構(gòu)分類可分為引腳插入型、表面貼裝型和封裝三類。從DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技術(shù)指標(biāo)一代比一代先進(jìn)。

封裝引腳之間距離很小、管腳很細(xì)，一般大規(guī)?；虺笠?guī)模集成電路采用這種封裝形式。其引腳數(shù)一般從幾十到幾百，而且其封裝外形尺寸較小、寄生參數(shù)減小、適合高頻應(yīng)用。該封裝主要適合用SMT表面安裝技術(shù)在PCB上安裝布線。此封裝的基材有陶瓷、金屬和塑料三種。熱-機(jī)械應(yīng)力、水分、振動和其他應(yīng)力會導(dǎo)致微孔的分離，以及與電鍍通孔(PTH)頂部或底部的銅跡線的分層。從數(shù)量上看，塑料封裝占絕大部分，當(dāng)沒有特別表示出材料時(shí)，多數(shù)情況為塑料QFP。塑料QFP是普及的多引腳LSI封裝。所謂封裝測試其實(shí)就是封裝后測試,把已制造完成的半導(dǎo)體元件進(jìn)行結(jié)構(gòu)及電氣功能的確認(rèn)，以保證半導(dǎo)體元件符合系統(tǒng)的需求的過程稱為封裝后測試。