IC半導(dǎo)體的基礎(chǔ)知識(四)

P型半導(dǎo)體

   在純凈的硅(或鍺)晶體內(nèi)摻入微量的三價元素硼(或銦)，因硼原子的外層有三個價電子，當(dāng)它與周圍的硅原子組成共價鍵結(jié)構(gòu)時，會因缺少一個電子而在晶體中產(chǎn)生一個空穴，摻入多少三價元素的雜質(zhì)原子，就會產(chǎn)生多少空穴。罪魁禍?zhǔn)祝篠iOHSiOHMOSFET原理是一個門極(Gate)靠靜電勢控制底下的導(dǎo)電溝道深度，電勢高形成深溝道電流就大，電勢低溝道消失就不導(dǎo)電了。因此，這種半導(dǎo)體將以空穴導(dǎo)電為其主要導(dǎo)體方式，稱為空穴型半導(dǎo)體，簡稱P型半導(dǎo)體。必須注意的是，產(chǎn)生空穴的同時并沒有產(chǎn)生新的自由電子，但原有的晶體仍會產(chǎn)生少量的電子空穴對。

   從以上分析可知，不論是N型半導(dǎo)體還是P型半導(dǎo)體，它們的導(dǎo)電能力是由多子的濃度決定的。Herculus具有進(jìn)行層次設(shè)計的成熟算法，進(jìn)行flatprocessing的優(yōu)化引擎和自動確定如何進(jìn)行每個區(qū)域數(shù)據(jù)處理的能力—這些技術(shù)縮短了運(yùn)行時間，提高了驗證的度?？梢哉J(rèn)為，多子的濃度約等于摻雜原子的濃度，它受溫度的影響很小。在一塊硅片上采用不同的摻雜工藝，一邊形成N型半導(dǎo)體，一邊形成P型半導(dǎo)體，則在兩種半導(dǎo)體的交界面附近形成PN結(jié)；PN結(jié)是構(gòu)成各種半導(dǎo)體器件的基礎(chǔ)。

   1.PN結(jié)的形成 

   在一塊硅或鍺的晶片上，采取不同的摻雜工藝，分別形成N型半導(dǎo)體區(qū)和P型半導(dǎo)體區(qū)。舉個栗子：（101）?=1×22 0×21 1×2?=（5）??，這個二進(jìn)制數(shù)第2位是1，它的權(quán)重是22，相乘為1×22。由于N區(qū)的多數(shù)載流子為電子(即電子濃度高)，少子為空穴(空穴濃度低)，而P區(qū)正相反，多數(shù)載流子為空穴(即空穴濃度高)，少子為電子(電子濃度低)；在P區(qū)與N區(qū)的交界面兩側(cè)，由于濃度的差別，空穴要從濃度高的P區(qū)向濃度低的N區(qū)擴(kuò)散，N區(qū)的自由電子要向P區(qū)擴(kuò)散，由于濃度的差別而引起的運(yùn)動稱為擴(kuò)散運(yùn)動。這樣，在P區(qū)就留下了一些帶負(fù)電荷的雜質(zhì)離子，在N區(qū)就留下了一些帶正電荷的雜質(zhì)離子，從而形成一個空間電荷區(qū)。這個空間電荷區(qū)就是PN結(jié)。在空間電荷區(qū)內(nèi)，只有不能移動的雜質(zhì)離子而沒有載流子，所以空間電荷區(qū)具有很高的電阻率。

4GHzCMOS全數(shù)字鎖相環(huán)

隨著深亞微米CMOS工藝的發(fā)展,工藝尺寸的縮小使模擬電路的設(shè)計變得更加復(fù)雜,盡可能采用數(shù)字電路代替模擬電路成為發(fā)展的趨勢。芯片規(guī)格，也就像功能列表一樣，是客戶向芯片設(shè)計公司提出的設(shè)計要求，包括芯片需要達(dá)到的具體功能和性能方面的要求。鎖相環(huán)作為時鐘產(chǎn)生電路是射頻通信系統(tǒng)中的關(guān)鍵模塊,其中全數(shù)字鎖相環(huán)具有良好的集成性、可移植性和可編程性,以及能夠?qū)崿F(xiàn)較好的相位噪聲指標(biāo)等優(yōu)勢,得到了越來越廣泛的研究和發(fā)展。本文著重于2.4GHz CMOS全數(shù)字鎖相環(huán)的研究與設(shè)計,主要工作包括:

1)首先分析并推導(dǎo)了全數(shù)字鎖相環(huán)的主要性能指標(biāo),接著分析了I型和II型全數(shù)字鎖相環(huán)的原理和結(jié)構(gòu)特點(diǎn),并分析了環(huán)路參數(shù)對整個環(huán)路特性與穩(wěn)定性的影響。

2)提出一種用于時間數(shù)字轉(zhuǎn)換器(Time-to-Digital Converter,TDC)的互補(bǔ)比較器的結(jié)構(gòu),在傳統(tǒng)比較器結(jié)構(gòu)的基礎(chǔ)上,疊加一個與之互補(bǔ)的比較器,能夠消除輸出波形的毛刺,降低輸入失調(diào)電壓,提高比較器的工作速度,進(jìn)而改善比較器的精度。不同數(shù)字器件有不同的制程,所以需要不同的供電電壓,因此更需要電源管理這一模擬技術(shù)，隨著數(shù)字技術(shù)的發(fā)展,模擬技術(shù)分布于數(shù)字技術(shù)周邊,與數(shù)字技術(shù)密不可分。

3)提出一種可重構(gòu)數(shù)字濾波器(Digital Loop Filter,DLF),將DLF的參數(shù)KP、KI做成芯片外的控制端口,通過片外手動調(diào)節(jié)來改變芯片內(nèi)部的參數(shù),可以改變?nèi)珨?shù)字鎖相環(huán)的帶寬,開環(huán)和閉環(huán)響應(yīng),以及幅度響應(yīng)等,終能夠方便地在片外調(diào)節(jié),使環(huán)路達(dá)到鎖定狀態(tài)。在所有檢查和驗證都正確無誤的情況下把后的版圖GDSⅡ文件傳遞給Foundry廠進(jìn)行掩膜制造。

4)分析和設(shè)計了一款數(shù)控振蕩器(Digitally Controlled Oscillator,DCO),采用CMOS交叉耦合LC振蕩器,包括粗調(diào)、中調(diào)和精調(diào)三個電容陣列和ΔΣ調(diào)制器。1二-十轉(zhuǎn)換將二進(jìn)制數(shù)的第N位數(shù)值乘以第N位的權(quán)重，其中第N位的權(quán)重為2?（注：m位二進(jìn)制數(shù)從右向左分別記為第0,1，。其中,粗調(diào)單元采用MIM電容,中調(diào)和精調(diào)單元采用兩對反向連接的PMOS對管構(gòu)成MOS電容,本文DCO的增益為300kHz左右,使用ΔΣ調(diào)制器后,DCO的分辨率可以達(dá)到5kHz左右。

數(shù)字集成電路電流測試

集成電路(IC)被生產(chǎn)出來以后要進(jìn)行測試。學(xué)習(xí)“數(shù)字集成電路基礎(chǔ)”是一切的開始，可以說是進(jìn)入數(shù)字集成電路門檻的步。IC測試貫穿在IC設(shè)計、制造、封裝及應(yīng)用的全過程,被認(rèn)為是IC產(chǎn)業(yè)的4個分支(設(shè)計、制造、封裝與測試)中一個極為重要的組成部分,它已經(jīng)成為IC產(chǎn)業(yè)發(fā)展中的一個瓶頸。有人預(yù)計,到2012年,可能會有多達(dá)48%的好芯片不能通過測試,IC測試所需的費(fèi)用將在IC設(shè)計、制造、封裝和測試的總費(fèi)用中占80%～90%的比例。 工業(yè)界常采用電壓測試和穩(wěn)態(tài)電流(I_(DDQ))測試來測試數(shù)字CMOS IC。

電壓測試包括邏輯測試和時延測試兩方面的測試內(nèi)容,前者驗證IC的功能是否正確,后者驗證IC的時間特性是否正確。常使用的HDL有Verilog、VHDL等，藉由程序代碼便可輕易地將一顆IC地菜單達(dá)出來。電壓測試方法可以檢測出大量的物理缺陷,而且比較簡單,速度較快。但是,由于電壓測試所使用的故障模型存在局限性,而且測試常常不能全速進(jìn)行,因此一般來說,電壓測試只善于驗證電路的功能。與電壓測試相比,(I_(DDQ))測試更善于檢測由于生產(chǎn)過程中的細(xì)微偏差而導(dǎo)致的一些“小”缺陷,它的優(yōu)點(diǎn)是能大幅度地降低測試數(shù)字CMOS IC的費(fèi)用,提高它們的可靠性。但是,(I_(DDQ))測試除不能檢測那些不導(dǎo)致(I_(DDQ))增加的缺陷或故障(如串?dāng)_故障)之外,還受到深亞微米技術(shù)的挑戰(zhàn)。

 瞬態(tài)電流(I_(DDT))測試是一種從供電回路,通過觀察被測電路所吸取的瞬間動態(tài)電流來檢測故障的一種方法,被認(rèn)為可以檢測出一些經(jīng)電壓測試和(I_(DDQ))測試所不能檢測的故障。對Astro而言，在detailrouting之后，用starRCXT參數(shù)提取，生成的E。這種方法作為傳統(tǒng)的電壓測試和(I_(DDQ))測試方法的一個補(bǔ)充,正逐漸受到研究領(lǐng)域和工業(yè)界的關(guān)注。 (I_(DDT))測試研究雖然進(jìn)行了近10年的時間,但目前仍處在初級階段,所面臨的問題很多,離實(shí)際應(yīng)用還有相當(dāng)一段距離。本研究采用基于積分的平均電流分析法來研究(I_(DDT))測試,進(jìn)行了一些有益的探索性工作。