高速電路設(shè)計(jì)面臨的問(wèn)題

信號(hào)完整性

信號(hào)完整性（Signal Integrity，SI）是指信號(hào)在信號(hào)線上的質(zhì)量，即信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接1收器，則可確定該電路具有較好的信號(hào)完整性。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。

高速PCB的信號(hào)完整性問(wèn)題主要包括信號(hào)反射、串?dāng)_、信號(hào)延遲和時(shí)序錯(cuò)誤。

● 反射：信號(hào)在傳輸線上傳輸時(shí)，當(dāng)高速PCB上傳輸線的特征阻抗與信號(hào)的源端阻抗或負(fù)載阻抗不匹配時(shí)，信號(hào)會(huì)發(fā)生反射，使信號(hào)波形出現(xiàn)過(guò)沖、下沖和由此導(dǎo)致的振鈴現(xiàn)象。過(guò)沖（Overshoot）是指信號(hào)跳變的初個(gè)峰值（或谷值），它是在電源電平之上或參考地電平之下的額外電壓效應(yīng)；下沖（Undershoot）是指信號(hào)跳變的下一個(gè)谷值（或峰值）。過(guò)大的過(guò)沖電壓經(jīng)常長(zhǎng)期性地沖擊會(huì)造成器件的損壞，下沖會(huì)降低噪聲容限，振鈴增加了信號(hào)穩(wěn)定所需要的時(shí)間，從而影響到系統(tǒng)時(shí)序。

● 串?dāng)_：在PCB中，串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁能量通過(guò)互容和互感耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的噪聲干擾，它是由不同結(jié)構(gòu)引起的電磁場(chǎng)在同一區(qū)域里的相互作用而產(chǎn)生的。互容引發(fā)耦合電流，稱(chēng)為容性串?dāng)_；而互感引發(fā)耦合電壓，稱(chēng)為感性串?dāng)_。在PCB上，串?dāng)_與走線長(zhǎng)度、信號(hào)線間距，以及參考地平面的狀況等有關(guān)。

● 信號(hào)延遲和時(shí)序錯(cuò)誤：信號(hào)在PCB的導(dǎo)線上以有限的速度傳輸，信號(hào)從驅(qū)動(dòng)端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。過(guò)多的信號(hào)延遲或者信號(hào)延遲不匹配可能導(dǎo)致時(shí)序錯(cuò)誤和邏輯器件功能混亂。

高速PCB的阻抗控制

高速電路采用的元器件集成度高，速度快，引出端子多，密度高，層數(shù)16層，能控制傳輸線的特性阻抗。特性阻抗就是傳輸線和介質(zhì)共同作用結(jié)果下的阻止電磁場(chǎng)變化傳播的固有特性，因而和傳輸線的寬度、厚度、離參考層間距及介電參數(shù)等有關(guān)。傳輸線的特性阻抗是影響信號(hào)品質(zhì)的重要因素，如果信號(hào)傳播過(guò)程中阻抗始終保持一致，那么信號(hào)可以很平穩(wěn)地向前傳播。當(dāng)阻抗發(fā)生了改變時(shí)，信號(hào)能量中的一- 部分反射回來(lái)，信號(hào)傳輸?shù)倪B續(xù)性就被破壞，將導(dǎo)致信號(hào)失真。

什么是PCB中的板級(jí)去耦呢？

板級(jí)去耦其實(shí)就是電源平面和地平面之間形成的等效電容，這些等效電容起到了去耦的作用。主要在多層板中會(huì)用到這種設(shè)計(jì)方法，因?yàn)槎鄬影蹇梢詷?gòu)造出電源層和地層，而一層板與兩層板沒(méi)有電源層和地層，所以設(shè)計(jì)不了板級(jí)去耦。

多層板設(shè)計(jì)板級(jí)去耦時(shí)，為了達(dá)到好的板級(jí)去耦效果，一般在做疊層設(shè)計(jì)時(shí)把電源層和地層設(shè)計(jì)成相鄰的層。相鄰的層降低了電源?地平面的分布阻抗。從平板電容的角度來(lái)分析，由電容計(jì)算公式C=εs/4πkd可以，兩平板之間的距離d越小，電容值越大，相當(dāng)于加了一個(gè)大的電解電容，相鄰的層兩平面的d是比較小的，所以電源層和地層設(shè)計(jì)成相鄰的層，可以達(dá)到比較好的去耦效果。