CIS封裝測試行業(yè)驅(qū)動因素：這里主要指的是CSP封裝形式的CIS封裝，行業(yè)增長因素主要來自于800萬像素以下低像素攝像頭顆數(shù)的增長。2019年的年中，隨著各大品牌廠商主攝像頭都使用4800萬像素產(chǎn)品，為了降低成本和品牌宣傳，大量的疊加了2顆200萬像素的產(chǎn)品，這使得低像素產(chǎn)品的市場自2015年減弱以來的一次迎來爆發(fā)式的增長。這些熱機械力，振動、機械沖擊等，會對焊點造成應(yīng)變，并可能導(dǎo)致焊點和互連表面的裂紋。

晶圓級封裝的設(shè)計意圖

晶圓級封裝的設(shè)計意圖是通過降低芯片制造成本，用來實現(xiàn)引腳數(shù)量少且性能出色的芯片。晶圓級封裝方案都是直接將裸片直接焊接在主板上。徠森較為關(guān)心的是這種新封裝技術(shù)的特異性，以及常見的熱機械失效等相關(guān)問題，并提出相應(yīng)的控制方案和改進方法。晶圓級封裝技術(shù)雖然有優(yōu)勢，但是存在特殊的熱機械失效問題。SIL(SingleIn-line)：單列直插式封裝，引腳從封裝一個側(cè)面引出，排列成一條直線。

封裝過程中會遇到的問題及解決措施：
為防止在封裝工序和/或可靠性測試過程中曼延，必須控制切割工序在裸片邊緣產(chǎn)生的裂縫。此外，這種封裝技術(shù)的聚合物層末端靠近裸片邊緣，因為熱膨脹系數(shù)（CTE）失匹，這個區(qū)域會出現(xiàn)附加的殘余應(yīng)力。3D晶圓封裝測試徠森正在加速相關(guān)技術(shù)的部署，期望能在明年開始在芯片封裝領(lǐng)域展開競爭。為預(yù)防這些問題發(fā)生，新技術(shù)提出有側(cè)壁的扇入型封裝解決方案。具體做法是，采用與扇出型封裝相同的制程，給裸片加一保護層(幾十微米厚)，將其完全封閉起來，封裝大小不變，只是增加了一個機械保護罩。

半導(dǎo)體封裝測試

半導(dǎo)體封裝測試是指將通過測試的晶圓按照產(chǎn)品型號以及功能需求加工得到獨立芯片的一個過程。所涉及的原因很多，例如晶圓切割工序未經(jīng)優(yōu)化，密封環(huán)結(jié)構(gòu)缺陷(密封環(huán)是指裸片四周的金屬花紋，起到機械和化學(xué)防護作用)。通常上來講，來自晶圓前道工藝的晶圓先在前段工藝（FOL）中被切割為較小的晶片，然后將切割好的晶片用膠水貼裝到相應(yīng)的基板上，再利用超細的金屬導(dǎo)線或者導(dǎo)電性樹脂將晶片連接到基板的相應(yīng)引腳，構(gòu)成所要求的電路。