影響的是介質(zhì)厚度，其次是介電常數(shù)，導(dǎo)線寬度，是導(dǎo)線厚度。在選定基材后，εr變化很小，H變化也小，T較易控制，而線寬W控制在±10%是困難的，且線寬問題又有導(dǎo)線上缺口、凹陷等問題。從某種意義上說，控制Z0，有效重要的方法是控制調(diào)整線寬。

掌握這些物理性質(zhì)的數(shù)據(jù)對(duì)于PCB設(shè)計(jì)會(huì)有很大的幫助，有經(jīng)驗(yàn)的技術(shù)人員會(huì)考慮周全各方面因素，以免出現(xiàn)質(zhì)量問題，這并非僅僅依靠經(jīng)驗(yàn)，更多是對(duì)物理性質(zhì)的充分理解。

對(duì)電子行業(yè)來說，據(jù)行內(nèi)調(diào)查，化學(xué)鍍錫層致命的弱點(diǎn)就是易變色(既易氧化或潮解)、釬焊性差導(dǎo)致難焊接、阻抗過高導(dǎo)致導(dǎo)電性能差或整板性能的不穩(wěn)定、易長錫須導(dǎo)致PCB線路短路以至燒毀或著火事件。

據(jù)悉，國內(nèi)先研究化學(xué)鍍錫的當(dāng)是上世紀(jì)90年代初昆明理工大學(xué)，之后就是90年代末的廣州同謙化工(企業(yè))，一直至今，10年來行內(nèi)均有認(rèn)可該兩家機(jī)構(gòu)是做得比較好的。

印制電路板上的任何一條“長”的信號(hào)通路都可以視為一種傳輸線。如果該線的傳輸延遲時(shí)間比信號(hào)上升時(shí)間短得多，那么信號(hào)上升期間所產(chǎn)主的反射都將被淹沒。不再呈現(xiàn)過沖、反沖和振鈴，對(duì)現(xiàn)時(shí)大多數(shù)的MOS電路來說，由于上升時(shí)間對(duì)線傳輸延遲時(shí)間之比大得多，所以走線可長以米計(jì)而無信號(hào)失真。而對(duì)于速度較快的邏輯電路，特別是超高速ECL集成電路來說，由于邊沿速度的增快，若無其它措施，走線的長度必須大大縮短，以保持信號(hào)的完整性。